DRAM DDR4 구조 - Bank, Rank, Row, Column?

채널: 랭크의 집합

랭크: 뱅크의 집합

뱅크: FET+Cap의 직렬연결은 Word line이라고 하며 Row address를 갖는다.

데이터를 읽어갈때 Cap값을 증폭시키기 위한 Sense Amp가 연결되는 세로 Column address를 갖는다.

 

Page size는 같은 Word line에 연결된 FET의 bit 수를 나타냄. 보통 1kB, 2kB인데 1kB의 경우 1024*8bit이므로 Column은 8196개가 됨.

Refresh는 DRAM의 경우 보통 64ms 이내 이뤄져야 하는데 Colum별로 Refresh가 이뤄짐을 감안하면 64/8196 = 7.8us마다 Column의 Refresh가 일어난다.

 

---

실제 데이터시트 분석 해보기

2Gb x4 (Data width = 4)인 경우

뱅크그룹은 4개

뱅크그룹에 속하는 뱅크의 수는,

뱅크의 크기부터 계산해보죠.

먼저 워드 라인에 연결된 bit수는 2^10 = 1024 = 1kb

Page size = 1024 * 4(data width) / 8(8bit = 1Byte) = 512Byte

이런 Page가 1Bank당 0~ 16 즉 17개가 있습니다.

Bank 사이즈는 8,704Bytes입니다.

 

이후는... 모르겠다ㅠㅠ